
SPD1179/1179B Vds 保护功能使用指南

概述

在直流无刷/有刷电机驱动控制场景中，有时会出现电机相间（U/V/W）短路或同一桥臂上下桥切换时 MOSFET 出现直通现象，功率驱动电路瞬间会流过大电流，导致 MOSFET 烧毁。为了防止此现象的发生，需要在故障发生时快速的关断 MOSFET。SPD1179 内部预驱模块具有检测外部场效应管 MOSFET 漏源电压（Vds）的功能，在出现硬件过流时能快速的关断 MOS，防止电路板的损坏。本文主要以 SPD1179 为例来详细说明 Vds 保护功能的使用，本指南内容同时适用于 SPD1179B，但两者在 Vds 保护功能上略有差异，具体将在第 4 章中单独说明。

目录

1	引言	7
1.1	功能概述	7
2	SPD1179 Vds 功能与原理详解.....	8
2.1	内部功能介绍	8
2.1.1	上桥 Vds 检测	8
2.1.2	下桥 Vds 检测	9
2.2	SPD1179 Vds 保护机制与响应	9
2.2.1	SPD1179 Vds 检测器屏蔽机制的作用	9
2.2.2	SPD1179 Vds 故障信号的时序处理.....	10
2.2.3	SPD1179 Vds 阈值、屏蔽与滤波时间的选择.....	10
2.2.4	SPD1179 Vds 保护机制.....	12
3	关键参数选型与配置	13
3.1	基于系统应用板的 Vds 保护实测指引	13
3.1.1	软件配置示例	13
3.1.2	硬件准备与实际测试	14
3.1.3	上桥实测——VBATM RC 参数的影响	14
3.1.4	下桥实测——屏蔽时间、滤波时间的影响	16
3.2	Vds 保护参数整定流程.....	19
3.2.1	应用实例	20
4	SPD1179B 与 SPD1179 Vds 保护功能差异说明.....	22
4.1	下管 Vds 检测点差异.....	22
4.2	寄存器配置差异.....	23
4.3	其它注意事项	23

图片列表

图 2-1: SPD1179 Vds 过流保护功能框图	8
图 2-2: SPD1179 VBATM 引脚外部典型应用电路	8
图 2-3: SPD1179 下桥 Vds 检测示意图	9
图 2-4: SPD1179 Vds 屏蔽功能示意图	9
图 2-5: SPD1179 数字比较子模块功能框图	12
图 3-1: SPD1179 Vds 测试参考例程路径	13
图 3-2: SDK 修改 PWM 输出代码	13
图 3-3: SDK 修改故障清除代码	14
图 3-4: 硬件测试平台	14
图 3-5: demo 板三相功率桥原理图	14
图 3-6: VBATM RC 0ohm+100nF 测试结果	15
图 3-7: VBATM RC 10ohm+100nF 测试结果	15
图 3-8: VBATM RC 33ohm+100nF 测试结果	15
图 3-9: 屏蔽 700 + 滤波 700 测试结果	17
图 3-10: 屏蔽 1500 + 滤波 1500 测试结果	17
图 3-11: 屏蔽 3100 + 滤波 3100 测试结果	17
图 3-12: 屏蔽 6300 + 滤波 6300 测试结果	18
图 4-1: SPD1179B Vds 过流保护检测	22
图 4-2: SPD1179 Vds 过流保护检测	22

表格列表

表 2-1: SPD1179 Vds 比较阈值选择	11
表 2-2: 故障信号屏蔽窗口时长设定	11
表 2-3: 故障信号滤波时长设定	11
表 3-1: 不同 VBATM RC 参数 Vds 测试数据对比	16
表 3-2: 不同屏蔽滤波参数 Vds 测试数据对比	18
表 3-3: 系统参数与设计目标	20
表 3-4: 应用实例上管 Vds 测试数据	20
表 3-5: 应用实例下管 Vds 测试数据	20
表 4-1: SPD1179 与 SPD1179B Vds 寄存器配置对比	23

版本历史

版本	日期	作者	状态	变更
C/0	2026-5-13	Chunjuan Zhang	Released	首次发布。

术语或缩写

术语或缩写	描述
MCU	Microcontroller Unit，微控制器单元
MOSFET	MetalOxide Semiconductor Field Effect Transistor 金属氧化物半导体场效应管

1 引言

1.1 功能概述

在三相直流无刷电机驱动系统中，功率 MOSFET 是最容易因异常工况而损坏的元件。当电机发生相间短路，或因控制时序错误、干扰导致同一桥臂上下管直通时，电源会通过导通的 MOSFET 形成极低阻抗的回路，瞬间产生巨大的浪涌电流。这个电流的上升速度快、峰值高，远超 MOSFET 的安全工作区承受能力，可在微秒级时间内造成器件永久性烧毁。

SPD1179 内部集成的 Vds 保护，是硬件级快速保护机制。其核心原理是基于欧姆定律，在 MOSFET 完全导通时，其漏极(D)和源极(S)之间表现为一个阻值相对固定的导通电阻 $R_{ds(on)}$ ，流过的电流 I_d 与压降 V_{ds} 成正比($V_{ds} = I_d * R_{ds(on)}$)，通过监测 V_{ds} 电压，即可间接、实时地反映出流过 MOSFET 的电流大小。

该功能通过预驱内部集成的高速模拟比较器，持续监测外部 6 个 MOSFET 的 V_{ds} 电压。一旦检测到电压超过软件设定的阈值，并持续一段滤波时间，硬件将绕过 MCU 软件干预，直接封锁对应 PWM 输出信号，从而在故障发生的瞬间关断 MOSFET。

然而在应用 Vds 保护时，需注意：芯片 Vds 检测引脚所看到的电压，并非 MOSFET 两端的 $I_d * R_{ds(on)}$ ，而是包含整个功率回路寄生参数的 V_{ds} 。检测回路中不可避免引起以下额外压降：


- a) PCB 走线与焊接点引入的寄生电阻和电感
- b) MOSFET 封装的内部寄生参数
- c) 上桥检测回路以 VBATM 为参考点，会把从 MOSFET 漏极到芯片实际检测脚 VBATM 之间的压降都包含进来，最典型就是 VBATM 与 VBAT_D 之间的 RC；
- d) 下桥 MOSFET 的检测回路以 GND 为参考点，这会把从 MOSFET 源极到芯片 GND 之间全部路径的压降都包含进来，最典型就是电阻采样拓扑中采样电阻上的电压；

因此给出一个重要的应用提醒：理论计算保护值 $I_{trip} = V_{dsth} / R_{ds(on)}$ 仅是一个理想的参考起点，在真实系统中，受上述寄生参数、短路电流上升斜率($V = L * di/dt$)等影响，实际的硬件保护触发点与理论计算值之间必然存在偏差。在选型阶段不能仅依赖数据手册参数进行纸面计算，必须基于系统应用板的实际短路测试来校准和验证最终的设定阈值。

2 SPD1179 Vds 功能与原理详解

2.1 内部功能介绍

图 2-1: SPD1179 Vds 过流保护功能框图




如图 2-1 所示，SPD1179 预驱内部集成了 6 个外部 MOSFET Vds 过压保护电路（外部功率 MOS 过流）。Vds 保护的核心是通过预驱内部集成的高速比较器检测三相驱动桥 MOSFET 漏极（D）和源极（S）之间的电压差，当此电压差达到软件设定值，且持续时间超过了软件设定的滤波时间（700ns - 6.3us），就会触发 Vds 保护。这样就可以防止相间短路或者上下桥直通等故障发生的时候外部 MOS 不会损坏。

从上图可知：上桥 MOS 的 D 极电压检测点是芯片 VBATM 引脚，S 极电压检测点是每相对应的 VPX 引脚。下桥 MOS 的 D 极电压检测点是芯片对应的 VPX 引脚，S 极电压检测点是芯片的 GND。

2.1.1 上桥 Vds 检测

上桥 Vds 检测比较芯片 VBATM 引脚与 VPX 之间的电压，在图 2-2 VBATM 引脚外部典型应用电路中，串联 33R 与 VBAT_D 连接，并在引脚处并联一个 100nF 到地，设计这个 RC 低通滤波是为芯片内部高压域电路提供干净的电源，滤除 VBAT_D 母线上的高频噪声。当 MOS 导通时，芯片检测到的漏极电压实际是 VBAT_D 经过 RC 滤波后的电压，而不是 MOS 漏极的真实电压。

图 2-2: SPD1179 VBATM 引脚外部典型应用电路




在 MOS 开关瞬间或短路故障发生时，VBAT_D 母线上的电压会因为寄生电感和瞬态电流变化，产生剧烈的尖峰或跌落。RC 电路的存在会平滑这些瞬态变化，使 VBATM 引脚上的电压并不能实时跟踪 MOS 漏极的真实电压。这会导致在故障发生初始阶段，Vds 检测电路看到的 Vds 电压值可能偏大，如果保护阈值、或屏蔽/滤波时间设置不太合理的情况下，将会导致上桥 Vds 保护的误触。

对于追求保护精度的应用，须在系统应用板上通过实测来评估该 RC 滤波器以及 PCB 走线对 Vds 保护触发点的影响。

2.1.2 下桥 Vds 检测

图 2-3: SPD1179 下桥 Vds 检测示意图



如图 2-3 所示，下桥 Vds 保护功能是比较芯片 VPX 与 GND 之间的电压，这之间串联了 PCB 走线阻抗、焊接点阻抗、采样电阻、以及功率回路寄生电感。这些元件在大电流下产生的阻抗，会全部叠加在真实的 MOSFET 两端 Vds 上，导致检测 Vds 大于真实的 MOS 两端电压。

$$V_{ds} = V_{ds}(\text{MOS}) + I_d * (R_{\text{PCB}} + R_{\text{采样电阻}}) + L * di/dt$$

基于这些误差源，实际应用下管 Vds 保护也建议通过实测来评估 Vds 保护阈值的设定。

2.2 SPD1179 Vds 保护机制与响应

如何区分真正的过流故障与功率开关过程中不可避免的瞬态噪声，是 Vds 保护功能面临的挑战。由于 MOSFET 的开关动作和相间串扰会在检测回路上激起高频振荡，Vds 比较器可能检测到短暂的过压尖峰。若不处理，这些尖峰将导致保护功能频繁误触发，使系统无法正常工作。

为此 SPD1179 的 Vds 检测器内部设计了一套完整的信号调理机制，包含逻辑屏蔽、可配置滤波时间，以确保只在真正的过流故障时才产生保护。

2.2.1 SPD1179 Vds 检测器屏蔽机制的作用

图 2-4: SPD1179 Vds 屏蔽功能示意图




图 2-4 中自上而下的信号释义：

- high_side_on, phase_X: X 相上管 PWM 开启信号
- any_side_on, phase_Y: Y 相(其它两相)任意管子导通信号
- blanking_for_phase_X: X 相屏蔽信号
- analog_Vds_monitor_output_for_phase_X_high_side: X 相上管 Vds 监测器输出
- Vds_too_high_fault_for_phase_X_high_side: X 相上管 Vds 过压故障信号

每个相位的 Vds 检测器都有一个内部屏蔽输入信号,即图 2-4 中所示的 blanking_for_phase_X 信号,当该屏蔽信号为高电平时,Vds 检测器的输出被强制封锁,即使检测到过压状态也不会触发故障信号。屏蔽机制在以下几种场合发挥关键作用:

(a). 本相上管/下管处于关闭状态:此时关闭的 MOSFET 两端承受高 Vds 电压,这是电机驱动电路正常换流的结果,并非故障,予以屏蔽;

(b). 本相上管/下管开启后的瞬态期:在 MOSFET 导通过程中,di/dt 和 dv/dt 都很剧烈,检测回路中的寄生电感和电容会引起强噪声,干扰 Vds 检测;

(c). 其它两相管子导通/关断瞬态期:当其它相发生开关动作时,功率回路中的瞬态电流变化会通过 PCB 走线耦合及共用电源/地回路阻抗,在本相检测回路上引入串扰噪声,需要屏蔽以防止误触发。

2.2.2 SPD1179 Vds 故障信号的时序处理

为了精确说明屏蔽机制与滤波机制如何协同工作,图 2-4 以 X 相上管为例,展示了从情况 0 到情况 5 的六种典型场景的时序关系。以下是对六种情况的逐一解析:

情况 0: 本相开启的瞬态期。当 X 相上管 PWM 信号 high_side_on, phase_X 由低变高,根据 2.2.1 章节分析,开启后的瞬态期需要屏蔽,因此在 PWM 开启沿之后插入一段屏蔽时间,在此期间 blanking_for_phase_X 屏蔽信号保持高电平,Vds 检测被忽略,经过 t_blank 后,屏蔽信号撤销,Vds 监测正式开始;

情况 1: 短于滤波时间的毛刺干扰被滤除。在屏蔽信号撤销,Vds 开始正常工作之后,此时出现一个短暂的 Vds 过压尖峰,但其持续时间小于滤波时间 t_filter,则将判定为毛刺干扰,Vds 过压故障信号不会输出;

情况 2: 其它相切换时的交叉屏蔽。根据 2.2.1 章节分析,为防止串扰触发误保护,其它两相管子发生开关动作时需对 X 相 Vds 检测进行屏蔽,blanking_for_phase_X 屏蔽信号保持高电平,即使 X 相的 Vds 监测器输出错误的过压信号,由于屏蔽信号的存在,Vds 过压故障信号不会输出;

情况 3: 真正的过流故障。其它相交叉屏蔽撤销后,Vds 检测到过压状态,且该状态持续时间超过滤波时间 t_filter,判定为真实的持续 Vds 过压,产生 Vds_too_high_fault 故障信号,触发后续的 PWM 封锁流程;

情况 4: 异常强烈的相间串扰。尽管有其它相交叉屏蔽和滤波机制,在极端条件下,例如大电流高 di/dt 的应用中,Y 相切换产生的干扰可能异常强烈,当在 X 相检测回路上激起的噪声持续时间超过了 t_blank + t_filter,X 相上管发出 Vds_too_high_fault 故障信号,这种情况提示:在阈值设定和滤波时间配置时必须充分考虑最恶劣工况下的噪声水平;

情况 5: PWM 关断后的正常屏蔽。X 相上管 PWM 信号由高变低,MOS 进入关断状态时,blanking 信号立即拉高,对 Vds 检测进行屏蔽。此时 MOSFET 两端承受高 Vds 电压,是电机驱动电路正常换流的结果,并非故障,Vds 检测器不会输出故障信号。

2.2.3 SPD1179 Vds 阈值、屏蔽与滤波时间的选择

SPD1179 Vds 保护可配置的过压阈值有 16 档,每个档位电压增加 0.15V,相关寄存器及 Vds 阈值设定如下表 2-1 所示。

表 2-1: SPD1179 Vds 比较阈值选择

PDRVCTLO.OCTH	Vds threshold	Unit
0	0.15	V
1	0.30	V
2	0.45	V
3	0.60	V
4	0.75	V
5	0.90	V
6	1.05	V
7	1.20	V
8	1.35	V
9	1.50	V
10	1.65	V
11	1.80	V
12	1.95	V
13	2.10	V
14	2.25	V
15	2.40	V

为了防止产生错误的 Vds 触发信号, SPD1179 也提供两种可配置的屏蔽、滤波时间。 t_{blank} 是指在 MOS 动作时进行一段时间的屏蔽, t_{filter} 就是当检测到 Vds 故障触发之后, 持续超过这段滤波时间, 故障仍存在, 就会输出真正的 Vds 故障信号。相应的屏蔽和滤波器设置时间如表 2-2 和表 2-3 所示:

表 2-2: 故障信号屏蔽窗口时长设定

PDRVCTLO.BLANKWIN	t_{blank}	Unit
0	700	ns
1	1500	ns
2	3100	ns
3	6300	ns

表 2-3: 故障信号滤波时长设定


PDRVCTLO.FILTERWIN	t_{filter}	Unit
0	700	ns
1	1500	ns
2	3100	ns
3	6300	ns

根据 2.2.2 章节的分析, t_{blank} 和 t_{filter} 的配置必须在抗误触发能力和保护响应速度之间权衡。若设置时间过短, 板上功率器件的开关噪声尚未衰减, Vds 监测器存在误判风险, 系统无法正常工作; 若设置时间过长, 从过流故障实际发生到保护信号生效的延时被拉大($t_{blank} + t_{filter}$), 在这段时间内, 短路电流持续攀升, 最终关断时的电流峰值可能已经超出 MOSFET 的耐压承受范围, 导致 MOS 烧毁, 保护失效。

2.2.4 SPD1179 Vds 保护机制

SPD1179 预驱模块(Pre-Driver)在高压域, 用户配置预驱三相过流事件与 EPWRTZ1 事件进行操作, 当触发 Vds 过流保护后, EPWRTZ1 故障信号进到低压 MCU 内部会送到 PWM 模块的数字比较(DC)子模块, 最后数字比较模块输出的事件送到信号封锁(TZ)子模块, 产生封锁事件从而关闭 PWM 的输出, 保护外部功率器件。

图 2-5: SPD1179 数字比较子模块功能框图



3 关键参数选型与配置

3.1 基于系统应用板的 Vds 保护实测指引

3.1.1 软件配置示例

Vds 保护测试推荐使用 SPD1179 最新版 SDK 中的例程 23_3_Predriver_VDS_Monitor_Trigger_TZ，该例程的参考路径如图 3-1 所示(以 12.1.9 版本截图示意)。该例程完整演示了高压初始化，三相预驱使能，PWM 初始化，以及 Vds 保护的初始化配置，EPWRTZ1 事件映射、TZ 子模块设置的完整流程。

图 3-1: SPD1179 Vds 测试参考例程路径

> 软件 (D:) > ZCJ_Work > SPD1179 > SDK > SPD1179_FW_V12_1_9 > Project > 0_Examples		
名称	修改日期	类型
20_3_DMA_Memory_to_UART	2025/9/18 15:37	文件夹
20_4_DMA_SPI_to_Memory	2025/9/18 15:37	文件夹
20_5_DMA_UART_to_Memory	2025/9/18 15:37	文件夹
20_6_DMA_ADC_to_Memory	2025/9/18 15:37	文件夹
20_7_DMA_SPI_to_UART	2025/9/18 15:37	文件夹
20_8_DMA_UART_to_SPI	2025/9/18 15:37	文件夹
20_9_DMA_ADC_to_SPI	2025/9/18 15:37	文件夹
20_10_DMA_ADC_to_UART	2025/9/18 15:37	文件夹
23_1_Predriver_Operation	2025/2/17 11:50	文件夹
23_1_Predriver_Operation Time double pulse	2026/1/22 14:24	文件夹
23_3_Predriver_VDS_Monitor_Trigger_TZ	2026/5/6 15:06	文件夹
23_3_Predriver_VDS_Monitor_Trigger_TZ_DTEST	2026/3/27 14:11	文件夹
23_4_Predriver_Strength_Optimize	2025/2/17 11:16	文件夹
23_5_Predriver_Propagation_Delay	2025/2/17 11:16	文件夹
23_6_Predriver_VBAT_UVOV_Trigger_TZ	2025/5/16 14:30	文件夹
23_7_Predriver_LIN_TX_Timeout_Trigger_TZ	2025/2/17 11:16	文件夹
23_8_Predriver_VDD5_OV_Trigger_TZ	2025/2/17 11:16	文件夹
23_10_Predriver_PMUCLKERR_Trigger_TZ	2025/2/17 11:16	文件夹
23_11_Predriver_PMUOT_Trigger_TZ	2025/2/17 11:16	文件夹
24_1_LIN_Master_TX	2025/2/17 11:16	文件夹
24_1_LIN_Slave_RX	2025/2/17 11:16	文件夹
24_2_LIN_Master_RX	2025/2/17 11:16	文件夹
24_2_LIN_Slave_TX	2025/2/17 11:16	文件夹
24_3_LIN_TX_Timeout_Shutdown	2025/2/17 11:16	文件夹
25_1_MON_Int	2025/2/17 11:16	文件夹
26_1_CAN_Extended_Frame_RX	2025/9/18 15:37	文件夹

默认的 SDK 例程面向通用场景设计，为了便于在系统应用板上进行 Vds 保护专项测试，本次对 SDK 例程进行了以下修改：

1. 排除其它相开关引起的交叉屏蔽对本相 Vds 检测的干扰，便于独立观察目标相的 Vds 行为，测试时将三相 PWM 输出修改为了特定状态，U 相上管恒导通，对地短路，测上管的 Vds 保护；W 相下管恒导通，对 VBAT 短路，测下管的 Vds 保护，V 相 PWM 未使能输出。

图 3-2: SDK 修改 PWM 输出代码

<pre>/* PWM0 set CMPA and loading the same value to PWM1/2 synchronously */ // PWM_LinkCMPA(PWM_V, LINK_PWM_U); // PWM_LinkCMPA(PWM_W, LINK_PWM_U); /* Set the duty as 75% */ u32PWMPeriod = PWM_GetShadowPRD(PWM_U); PWM_SetCMPA(PWM_U, 0); // PWM_SetCMPA(PWM_V, u32PWMPeriod/2); PWM_SetCMPA(PWM_W, u32PWMPeriod); /* Start counting */ PWM_RunCounter(PWM_U); // PWM_RunCounter(PWM_V); PWM_RunCounter(PWM_W);</pre>	U 相占空比: 100%，上管恒开，下管恒关 W 相占空比: 0%，上管恒关，下管恒开
--	---

2. 另外为了确保每次短路测试的波形数据独立、清晰，便于后续的波形分析和参数整定，将故障清除功能代码屏蔽，设置为单次触发不可恢复模式，触发 Vds 保护后，PWM 输出永久封锁，预驱输出全关，不再自动恢复。

图 3-3: SDK 修改故障清除代码

```

while (1)
{
    Delay_Ms(2000); 屏蔽故障清除

    /* Restore the output of three phase wave */
    PWM_ClearTripInt(PWM0, TRIP_INT_OST);
    PWM_ClearTripInt(PWM1, TRIP_INT_OST);
    PWM_ClearTripInt(PWM2, TRIP_INT_OST);
}

```

3.1.2 硬件准备与实际测试

完成 3.1.1 章节的软件配置后即可进入硬件实测阶段，测试使用的是 EVB_SPD1179DPW48_V3.0 版 demo 板，demo 板上功率桥使用 NMOS 型号为：SQJ138EP， $R_{ds(on)}$: 1.8m Ω ，使用 12V 直流源给板子供电，采用型号为 MS0044B 的四通道 TEK 示波器，同步采集 Vds、Id 等多路信号，测试平台连接如图 3-4 所示。

图 3-4: 硬件测试平台





图 3-5: demo 板三相功率桥原理图



3.1.3 上桥实测——VBATM RC 参数的影响

测试上管 Vds 保护时，示波器电压探头分别连接靠近 MCU 端的 VBATM、VPX 两点。根据 2.1.1 章节分析的 VBATM 与 VBAT_D 之间的 RC 会使芯片内部检测到的 VBATM 引脚上的电压并

不是实际的 MOS 漏极的真实电压。下面分别设置不同的 RC 值，分别进行对比测试，分析不同参数对 Vds 保护的影响。

图 3-6: VBATM RC 0ohm+100nF 测试结果

CH1: GPIO5(TZ), CH2: VBATM, CH3: VPX_U, CH4: Id, MATH: Vds(CH2-CH3)




图 3-7: VBATM RC 10ohm+100nF 测试结果

CH1: GPIO5(TZ), CH2: VBATM, CH3: VPX_U, CH4: Id, MATH: Vds(CH2-CH3)




图 3-8: VBATM RC 33ohm+100nF 测试结果

CH1: GPIO5(TZ), CH2: VBATM, CH3: VPX_U, CH4: Id, MATH: Vds(CH2-CH3)




图 3-6、3-7、3-8 分别给出了三组 VBATM RC 参数下的实测波形，三组测试的其它条件保持一致：U 相上管恒导通，VPX_U 通过继电器短接到 GND，Vds 阈值统一设为 0.3V，屏蔽时间、滤波时间均设为 3100ns，将上述三种情况下的数据汇总成表 3-1。

表 3-1: 不同 VBATM RC 参数 Vds 测试数据对比

VBATM: R + C	Vds 设定阈值	t_blank + t_filter	实测 Vds 保护电压	实测保护电流
0Ω + 100nF	0.3V	3100ns + 3100ns	0.301V	91.332A
10Ω + 100nF			0.3295V	21.172A
33Ω + 100nF			0.304V	13.799A

注意：本次实测 Vds 保护电压及实测保护电流的读取方法如下，在短路测试波形中，以 MOSFET 关断、电流开始下降的时刻为基准点，向前倒推一个滤波时间 t_filter，在该时刻的波形上读取对应的 Vds 电压值与电流值。这一读取点对应 Vds 比较器最终判定过流、并输出故障信号的时刻。

从上表可以看出，实测 Vds 保护电压与设定值基本吻合，三组配置下，示波器测到的触发时刻 Vds 电压均在 0.3V 附近，说明芯片内部比较器本身的阈值判定是准确的。但实测触发保护时的电流值差异巨大，0Ω 配置下，电流高达 91.332A，而接入 10Ω 和 33Ω 电阻后，触发电流降至 21.2A 和 13.8A，这么大的差异是由 VBATM 引脚外围 RC 电路引起的。

VBATM 与上管实际漏极 VBAT_D 之间串联的电阻 R 和并联的电容 C 构成一阶 RC 低通滤波器，时间常数为 R*C。当短路故障发生，母线上的瞬态电流急剧上升，尤其是母线电容容值低的情况下，母线电压 VBAT_D 产生显著的瞬态跌落，由于 RC 滤波器的延迟效应，VBATM 引脚上的电压无法实时跟随 VBAT_D 的快速变化，而此时 VPX_U 是在短路瞬间被拉下去的，就导致了芯片内部比较器检测到的 Vds，即 VBATM - VPX_U > 实际 MOSFET 的 Vds 电压(VBAT_D - VPX_U)。RC 时间常数越大，这种偏差越显著，比较器越容易被提前触发，表现为触发时刻的电流值越小。在 VBATM 的 RC 参数设置很大且 Vds 阈值设置较低时，极易因上述效应导致上管 Vds 保护误触发。

出于抑制电源噪声考虑，我们推荐保留 VBATM RC 电路。与 EVB_SPD1179DPW48_V3.0 版 demo 板相似的系统应用，可参考将 VBATM 管脚的滤波参数调整为 10Ω、100nF，对应时间常数为 1us，并在此基础上通过实测确定合适的 Vds 保护阈值。

3.1.4 下桥实测——屏蔽时间、滤波时间的影响

测试下管 Vds 保护时，示波器探头分别连接靠近 MCU 端的 VPX_U、以及采样电阻负端的 GND，通过示波器 MATH 功能作差计算出 Vds 电压值。

根据 2.1.2 节的分析，下管 Vds 检测回路串联了 PCB 走线阻抗、焊接点阻抗、采样电阻、以及功率回路寄生电感，实际检测到的 $V_{ds} = V_{ds}(\text{MOS}) + I_d * (R_{\text{PCB}} + R_{\text{采样电阻}}) + L * di/dt$ ，可见比较器输入 Vds 电压明显大于 MOS 真实的 Vds 电压。

再结合 2.2 节所述 SPD1179 的屏蔽与滤波机制，t_blank 和 t_filter 的配置必须在抗误触发能力和保护响应速度之间权衡：设置时间过短，Vds 监测器存在误判风险；设置时间过长，短路电流持续攀升，最终关断时的电流峰值可能已经超出 MOSFET 的耐压承受范围，MOS 烧毁保护失效。为此，下面通过设置不同的 t_blank 和 t_filter 参数，进行对比测试，以评估这两时间设置对 Vds 保护特性的影响。

图 3-9: 屏蔽 700 + 滤波 700 测试结果

CH1: Id, CH2: VPX_U, CH3: GND, CH4: Id, MATH: Vds(CH2-CH3)




图 3-10: 屏蔽 1500 + 滤波 1500 测试结果

CH1: Id, CH2: VPX_U, CH3: GND, CH4: Id, MATH: Vds(CH2-CH3)




图 3-11: 屏蔽 3100 + 滤波 3100 测试结果

CH1: Id, CH2: VPX_U, CH3: GND, CH4: Id, MATH: Vds(CH2-CH3)




图 3-12: 屏蔽 6300 + 滤波 6300 测试结果




图 3-9、3-10、3-11、3-12 分别给出四组屏蔽、滤波参数下的实测波形，四组测试的其它条件保持一致：U 相下管恒导通，VPX_U 通过继电器短接到 VBAT_D，Vds 阈值统一设为 0.60V，将上述四种情况下的数据汇总成表 3-2。

表 3-2: 不同屏蔽滤波参数 Vds 测试数据对比

$t_{\text{blank}} + t_{\text{filter}}$	Vds 设定阈值	实测 Vds 保护电压	实测保护电流
700ns + 700ns	0.60V	0.535V	46.855A
1500ns + 1500ns		0.533V	47.369A
3100ns + 3100ns		0.528V	47.369A
6300 + 6300ns		0.515V	43.385A

注意：本次实测 Vds 保护电压及实测保护电流的读取方法如下，在短路测试波形中，以 MOSFET 关断、电流开始下降的时刻为基准点，向前倒推一个滤波时间 t_{filter} ，在该时刻的波形上读取对应的 Vds 电压值与电流值。这一读取点对应 Vds 比较器最终判定过流、并输出故障信号的时刻。

从图 3-5 的功率桥原理图可以看出，U 相下管检测回路中包含 MOSFET 导通电阻 R_{dson} (1.8mΩ)，以及两级采样电阻(2mΩ*2)。结合上面四张实测波形和表 3-2 的数据可知，实测几组 Vds 保护电压均小于设定阈值 0.60V，其原因在于，比较器检测到的 Vds 电压不仅包含 MOSFET 的真实 Vds 和采样电阻上的压降，还包含了 PCB 走线阻抗产生的额外压降。这些额外阻抗上的压降叠加在示波器测量值之上，因此示波器测量到的 MOSFET 两端 Vds 尚未达到 0.60V 时，保护便已被触发。

结合图 3-9 ~ 3-12 的实测波形，可以进一步分析 t_{blank} 和 t_{filter} 时间参数对 Vds 保护特性的影响。当屏蔽与滤波时间设置越长，保护响应越慢，短路电流在关断前的持续上升时间就越久，图 3-12(6300ns)与图 3-9(700ns)对比可以看出，触发封锁关断的那一刻，前者的电流峰值 (88.02A) 显著增大，接近后者 (52.03A) 的两倍。

图 3-12 所示的测试是在特意去除其它相开关交叉屏蔽的条件下进行的， t_{blank} 和 t_{filter} 设为 6300ns，保护仍能正常生效。但在系统正常应用中，各相 PWM 交替开关，相间交叉屏蔽不可避免。当某一相发生短路故障时，其它相的开关动作会拉高本相的 blanking 信号，在原本

的 t_{blank} 之上叠加额外的屏蔽延时，导致总延迟进一步增大。在最恶劣的情况下，这一额外延时可能导致短路电流在保护生效前已攀升至 MOSFET 无法承受的水平，使保护失效。

以上两点分析表明 t_{blank} 和 t_{filter} 设置越大，MOS 就要承受越长时间的短路电流应力，关断时的电流峰值和结温更高。

然而时间参数也不是越短越好。图 3-9 所示的测试下管 V_{ds} 波形中，将 t_{blank} 和 t_{filter} 设为 700ns，在本次空载短路测试条件下能够有效滤除开关噪声等毛刺干扰，未发生误触现象。但在一些工况恶劣的实际应用中，例如系统工作于最大负载、快速切换或电磁干扰等环境，若屏蔽与滤波时间设置过短，开关噪声可能未充分衰减， V_{ds} 检测器可能将瞬态尖峰误判为过流故障，导致系统在正常运行时触发保护。

此外如 3.1.3 节所述，当 V_{BATM} 的 RC 参数设置很大时， t_{blank} 和 t_{filter} 配置还需能够有效覆盖 V_{BATM} RC 引起的延迟。SPD1179 上下管 V_{ds} 保护的屏蔽、滤波参数是共用的，因此在选取这两个参数时，需同时兼顾上下管的需求，既要避免因参数过长导致 MOS 烧毁保护失效，也要防止参数过短不能覆盖 V_{BATM} 端电压响应滞后而误触 V_{ds} 保护。

3.2 Vds 保护参数整定流程

综合 3.1 节的测试数据与分析， V_{ds} 保护参数的选型不能仅依赖数据手册参数进行纸面计算，必须基于系统应用板的实际短路测试来校准和验证最终的设定阈值。

首先根据系统设计需求，明确 V_{ds} 保护的触发电流目标值。参照 3.1 节的实测指引，搭建短路测试平台。在固定 t_{blank} 和 t_{filter} 的条件下，设置不同的 V_{ds} 阈值，从 0.15V 起逐档递增，分别对上下管进行短路测试，记录每组阈值对应的实测 V_{ds} 保护电压和保护电流值(以 MOS 关断、电流开始下降的时刻为基准点，向前倒推一个滤波时间 t_{filter} ，在该时刻的波形上读取对应的 V_{ds} 电压值、电流值，具体可参照上面实测波形)。

根据第一步确定的触发电流目标值，在实测数据中查找与该电流最接近的测试点，反推出对应的 V_{ds} 阈值设定档位。

确定 V_{ds} 阈值后，分别在上下管的短路工况下验证所选参数的兼容性。确认下管保护在所选阈值和滤波时间下不会因噪声误触发。确认上管保护在 V_{BATM} RC 延迟效应下仍能在目标电流附近可靠触发。

使用最终选定的 V_{ds} OC 阈值、 t_{blank} 和 t_{filter} 参数，在全工况下进行全范围验证：

- a. 最大负载稳态运行
- b. 快速加减速
- c. 负载突变

除常温测试外，还需将上述工况的验证延升至全温度范围，尤其关注高、低温环境下的极端情况：低温环境下， $V_{\text{BAT_D}}$ 外围的母线电容容值会显著下降，削弱对 $V_{\text{BAT_D}}$ 母线电压的滤波和稳压能力， V_{BATM} 端更容易受到噪声干扰，增加误触上管 V_{ds} 保护的风险；高温环境下，大电流持续流过 MOS 会引起结温进一步升高，屏蔽与滤波时间设置不当，会大大增加 MOS 烧毁的风险。

确认在以上全温度范围、全工况下系统均能正常运行且无误触发，同时在上述工况下模拟短路故障时也能够可靠触发，且关断电流峰值始终落在 MOSFET 的安全工作区内。通过以上步骤，即可基于系统应用板的实测数据，完成 V_{ds} 保护各项关键参数的整定，在保护可靠性与抗误触发能力之间取得最优平衡。

3.2.1 应用实例

以水泵电机驱动系统为例，演示 Vds 保护参数的整定流程，表 3-3 给出了系统主要参数，及保护设计目标，系统使能了采样电阻硬件过流保护，期望 Vds 保护作为第二级后备保护的触发电流目标值在 60A 附近。

表 3-3：系统参数与设计目标

参数	数值
VBAT 电压	13.5V
最大工作电流	20A
MOSFET 导通电阻	1.8mΩ
采样电阻阻值	4mΩ
VBATM 滤波参数	R = 10Ω, C = 100nF
采样电阻硬件过流保护	使能
Vds 保护触发电流目标值	60A

按照参数整定流程，首先选取 t_blank、t_filter 的初始值，固定 t_blank = 1500ns，t_filter = 1500ns，逐档改变 Vds 阈值，分别记录上管与下管的触发电压、电流值，如表 3-4、3-5 所示。

表 3-4：应用实例上管 Vds 测试数据

Vds 设定阈值/V	t_blank + t_filter	实测 Vds 保护电压/V	实测保护电流/A
0.15	1.5us + 1.5us	0.215	6.258
0.3		0.3295	21.172
0.45		0.449	81.765
0.6		0.5657	156.159

表 3-5：应用实例下管 Vds 测试数据

Vds 设定阈值/V	t_blank + t_filter	实测 Vds 保护电压/V	实测保护电流/A
0.15	1.5us + 1.5us	/	/
0.3		0.288	29.915
0.45		0.413	36.293
0.6		0.541	47.113
0.75		0.685	77.858
0.9		0.807	90.614

上管实测 Vds 保护电压与设定值基本吻合，对照 60A 的目标保护电流，0.45V 阈值对应的触发电流略高于目标值，但仍在可接受范围内，因此上管 Vds 阈值初步选定为 0.45V。

下管实测 Vds 保护电压均低于设定阈值，与 3.1.4 章节理论分析一致。对照上管所选 0.45V 阈值，下管在该阈值下的触发电流仅为 36.293A，远低于 60A 的目标值，若将 Vds 阈值提高到

0.75V，下管触发电流为 77.858A，接近目标值但偏高。然而 SPD1179 的 Vds 阈值为上下管共用寄存器配置，无法为上下管分别设定不同的阈值。

鉴于上述冲突，出于兼容性考虑，本实例选定参数为：Vds 阈值 0.45V， $t_{\text{blank}} = 1500\text{ns}$ ， $t_{\text{filter}} = 1500\text{ns}$ ，上管 Vds 保护使能，下管 Vds 保护禁用，下管交由采样电阻硬件过流负责。

使用最终选定的参数，执行全工况验证通过。

4 SPD1179B 与 SPD1179 Vds 保护功能差异说明

SPD1179B 是 SPD1179 的迭代版本，两者在 Vds 保护功能上存在关键差异。本章将对这些差异进行逐一说明，以使用户在设计迁移时正确适配软硬件。

4.1 下管 Vds 检测点差异

SPD1179B 与 SPD1179 在下管 Vds 检测回路的物理连接上存在本质区别，图 4-1、图 4-2 分别给出 1179B、1179 过流保护检测输入连接框图。

图 4-1: SPD1179B Vds 过流保护检测





图 4-2: SPD1179 Vds 过流保护检测



如图 4-2 所示，SPD1179 的下管 Vds 检测以芯片 GND 引脚为参考点，检测回路中串联了采样电阻，其两端压降会全部叠加在 Vds 检测信号上。如 2.1.2 节所述，在大电流工况下，采样电阻上的压降使比较器输入端的 Vds 电压明显高于 MOSFET 两端的真实 Vds，导致保护阈值难以精确整定。

SPD1179B 对此进行了针对性改进：如图 4-1 所示，下管 Vds 检测的参考点改为 VSlow 引脚，该引脚直接连接到下管 MOSFET 源极与采样电阻之间的节点，从而将采样电阻排除在 Vds 检测回路之外，有效消除了采样电阻压降引入的检测误差。

4.2 寄存器配置差异

SPD1179 的上下管 Vds 保护共用同一组阈值，无法设定不同的保护参数，选型时需在上管需求之间折中。SPD1179B 在此基础上对阈值配置进行了解耦，两者的寄存器配置对比见表 4-1。

表 4-1：SPD1179 与 SPD1179B Vds 寄存器配置对比

配置项	SPD1179	SPD1179B
Vds 阈值	上下管共用 PDRVCTL0.OCTH	上管：PDRVCTL0.LSOCTH
		下管：PDRVCTL2.HSOCTH
屏蔽时间	上下管共用 PDRVCTL0.BLANKWIN	与 1179 一致
滤波时间	上下管共用 PDRVCTL0.FILTERWIN	与 1179 一致

SPD1179B 的核心改进在于：上下管 Vds 阈值可分别设置。SPD1179 仅能通过单一寄存器统一配置上下管阈值，而 1179B 为上管新增了独立的阈值寄存器，使用户能根据上下管各自的检测回路特性设定不同的保护触发点。

SPD1179B 新增寄存器的名称、地址和位段定义，请参考 SPD1179B 技术参考手册。

4.3 其它注意事项

VBATM 引脚的外围 RC 电路会影响上管 Vds 保护的触发精度，这一结论对 SPD1179 和 SPD1179B 同样适用，因为两者的上管检测回路拓扑完全一致。

SPD1179B 屏蔽时间 t_{blank} 和滤波时间 t_{filter} 配置仍然是上下管共用，因此在选取这两个时间参数时，仍需像 SPD1179 一样兼顾上下管的噪声特性，在抗误触发能力与保护响应速度之间取得平衡。

SPD1179B 上下管 Vds OCTH 阈值独立配置后，不再需要为了兼顾下管而牺牲上管的保护精度，也不必因上下管需求冲突而被迫禁用下管 Vds 保护。这一改进直接简化了 3.2 节所述的 Vds 保护参数整定流程：

- 确定目标保护电流
- 按实测指引，选取合适的 t_{blank} 、 t_{filter} 的初始值，分别实测记录上、下管在不同 Vds 阈值下的触发电流数据；
- 根据各自的目标电流，从上管数据中独立反推上管阈值，从下管数据中独立反推下管阈值，不需要再做兼容性折中考虑；
- 全工况验证

对应 3.2.1 章节应用实例，若从 SPD1179 迁移至 SPD1179B，且实测数据假设与表 3-3、表 3-4 一致，则参数可优化调整为：上管 Vds 阈值 0.45V，下管 Vds 阈值 0.75V， $t_{blank} = 1500ns$ ， $t_{filter} = 1500ns$ ，上下管 Vds 保护均使能。这样各自以合适的阈值独立工作，构成更完整的硬件过流保护体系。